（Analog to Digital Converter，简称A/D转换器，或），通常是将模拟信号转变为数字信号。作为模拟电路中重要的元器件，本文将会介绍

  随着电子技术的迅速发展以及计算机在自动检验测试和自动控制系统中的广泛应用，利用数字系统处理模拟信号的情况变得更普遍。数字电子计算机所处理和传送的都是不连续的数字信号，而实际中遇到的大都是连续变化的模拟量，模拟量经传感器转换成电信号的模拟量后，需经模/数转换变成数字信号才可输入到数字系统中做处理和控制，因而作为把模拟电量转换成数字量输出的接口电路-A/D转换器是现实世界中模拟信号向数字信号的桥梁，是电子技术发展的关键和瓶所在。

  自电子管A/D转换器面世以来，经历了分立半导体、集成电路数据转换器的发展历史。在集成技术中，又发展了模块、混合和单片机集成数据转换器技术。在这一历程中，工艺制作技术都得到了非常大的改进。单片集成电路的工艺技术主要有双极工艺、CMOS工艺以及双极和CMOS相结合的BiCMOS工艺。模块、混合和单片集成转换器齐头发展，互相发挥优势，互相弥补不足，开发了适用不同应用要求的A/D和D/A转换器。近年来转换器产品已达数千种。

  D/A转换器是将输入的二进制数字量转换成模拟量，以电压或电流的形式输出。

  目前有多种类型的ADC，有传统的并行、逐次逼近型、积分型ADC，也有近年来新发展起来的-型和流水线型ADC，多种类型的ADC各有其优缺点并能满足多种的具体应用要求。低功耗、高速、高分辨率是新型的ADC的发展趋势，同时ADC的这一发展趋势将适应现代数字电子技术的发展。

  并行比较ADC是现今速度最快的模/数转换器，采样速率在1GSPS以上，通常称为“闪烁式”ADC。它由电阻分压器、比较器、缓冲器及编码器四种分组成。这种结构的ADC所有位的转换同时完成，其转换时间主取决于比较器的开关速度、编码器的传输时间延迟等。增加输出代码对转换时间的影响较小，但随着分辨率的提高，需要高密度的模拟设计以实现转换所必需的数量很大的精密分压电阻和比较器电路。输出数字增加一位，精密电阻数量就要增加一倍，比较器也近似增加一倍。

  闪烁式ADC的分辨率受管芯尺寸、过大的输入电容、大量比较器所产生的功率消耗等限制。结果重复的并联比较器如果精度不匹配，还会造成静态误差，如会使输入失调电压增大。同，这一类型的ADC由于比较器的亚稳压、编码气泡，还会产生离散的、不精确的输出，即所谓的“火花码”。这类ADC的优点是模/数转换速度最高，缺点是分辨率不高，功耗大，成本高。

  现代发展的高速 ADC电路结构主要是采用这种全并行的ADC，但由于功率和体积的限制，要制造高分辨率闪烁式ADC是不现实的。

  由两个较低分辨率的闪烁式ADC构成较高分辨率的半闪烁式ADC或分级型ADC是当今世界制造高速ADC的主要方式。图2所示是一个8位的两级并行半闪烁式ADC的原理框图。其转换过程分为两步：

  第一步是粗化量化。先用并行方式来进行高4位的转换，作为转换后的高4位输出，同时再把数字输出进行D/A转换，恢复成模拟电压。

  第二步是进一步细化量化。把原输入电压与D/A 转换器输出的模拟电压相减，其差值再进行低4全的A/D转换。然后将上述两级A/D转换器的数字输出并联后作为总的输出。这样，在转换速度上作出了一点牺牲，但解决了分辨率提高和元件数目刷增的矛盾。

  逐次逼近型ADC是应用十分普遍的模/数转换方法，它由比较器、D/A转换器、比较寄存器SAR、时钟发生器和控制逻辑电路组成，将采样输入信号与已知电压不断作比较，然后转换成二进制数。

  其原理图如图3所示，首先将DAC的最高有效位MSB保存到SAR，接着将该值对应的电压与输入电压作比较。比较器输出被反馈到DAC，并在一次比较前对其进行修正。在逻辑控制电路和时钟驱动下，SAR不断作比较和移位操作，直到完成LSB的转换，此时所产生的 DAC输出逼近输入电压的1/2LSB。当每一位都确定后，转换结果被锁存到SAR并作为ADC输出。

  积分型ADC又称为双斜率或多斜率ADC，是应用较为广泛的一类转换器。它的基础原理是通过两次积分将输入的模拟电压转换成与其平均值成正比的时间间隔。与此同时，在此时间间隔内利用计数器对时钟脉冲进行计数，以此来实现A/D转换。其原理图如图4所示。其工作分为两个阶段，第一阶段为采样期；第二阶段为比较期。通过两次积分和计数器的计数能够获得模拟信号的数字值D=2nV1/VR，其中n为计数器的位数，V1为输入电压在固定时间间隔内的平均值。

  前面所讲到的并行比较ADC和逐次逼近型ADC均属于直接转换ADC，而积分型和下面所讲到的压频变换型ADC则属于间接ADC。压频变换型ADC是先将输入模拟信号的电压转换成频率与其成正比的脉冲信号，然后在固定的时间间隔内对此脉冲信号进行计数，计数结果即为正比于输入模拟电压信号的数字量。从理论上讲，这种ADC的分辨率可以无限增加，只要采用时间长到满足输出频率分辨率要求的累积脉冲个数的宽度即可。其优点是：精度高、价格较低、功耗较低。缺点是：类似于积分型ADC，其转换速率受到限制，12位时为100～300SPS。

  与一般的ADC不同，-型ADC不是直接根据抽样第一个样值的大小进行量化编码，而根据前一量值与后一量值的差值即所谓的增量的大小来进行量化编码。从某一种意义讲，它是根据信号波形的包络线进行量化编码的。-型ADC由两部分所组成，第一部分为模拟-调制器，第二部分为数字抽取滤波器，如图5所示。-调制器以极高的抽样频率对输入模拟信号进行抽样，并对两个抽样之间的差值进行低位量化，从而得到用低位数码表示的数字信号即-码；然后将这种-码送给第二部分的数字抽取滤波器进行抽取滤波，从而得到高分辨率的线性脉冲编码调制的数字信号。因此抽取滤波器实际上相当于一个码型变换器。由于--△具有极高的抽样速率，通常比奈奎斯特抽样频率高出许多倍，因此--△转换器又称为过抽样A/D转换器。

  流水线型（Pipeline）ADC又称为子区式ADC，它由若干级级联电路组成，每一级包括一个采样/保持放大器、一个低分辨率的ADC和DAC以及一个求和电路，其中求和电路还包括可提供增益的级间放大器。快速精确的n位转换器分成两段以上的子区（流水线）来完成。

  首级电路的采样/保持器对输入信号取样后先由一个m位分辨率粗A/D转换器对输入进行量化，接着用一个至少n位精度的乘积型数模转换器（MDAC）产生一个对应于量化结果的模/拟电平并送至求和电路，求和电路从输入信号中扣除此模拟电平。并将差值精确放大某一固定增益后关交下一级电路处理。经过各级这样的处理后，最后由一个较高精度的K位细 A/D转换器对残余信号进行转换。将上述各级粗、细A/D的输出组合起来即构成高精度的n位输出。图3所示为一个14位5级流水线 所示为每级内部结构图。

  流水线型ADC一定要满足以下不等式以便纠正重叠错误：式中，1为级数，m为各级中ADC的粗分辨率，k为精细ADC的细分辨率，而 n是流水线ADC的总分辨率。流水线ADC不但简化了电路设计，还具有如下优点：每一级的冗余位优化了重叠误差的纠正，拥有非常良好的线性和低失调；每一级具有独立的采样/保持放大器，前一级电路的采样/保持可以释放开来用于处理下一次采样，因此允许流水线各级同时对多个采样做处理，来提升了信号的处理速度，典型的为 Tconv《100ns；功率消耗低；很水有比较器进入亚稳态，从根本上消除了火花码和气泡，从而大幅度减少了ADC的误差；多级转换提高了ADC的分辨率。同时流水线型ADC也有一些缺点：复杂的基准电路和偏置结构；输入信号必须穿过数级电路造成流水延迟；、同步所有输出需要严格的锁存定时；对工艺缺陷敏感，对印刷线路板更为敏感，它们会影响增益的线性、失调及其它参数。

  通常以输出二进制或十进制数字的位数表示分辨率的高低，因为位数越多，量化单位越小，对输入信号的分辨能力就越高。

  它是指在零点和满度都校准以后，在整个转换范围内，分别测量各个 数字量所对应的模拟输入电压实测范围与理论范围之间的偏差，取其 中的最大偏差作为转换误差的指标。通常以相对误差的形式出现，并 以 LSB 为单位表示。例如 ADC0801 的相对误差为 LSB。

  完成一次模数转换所需要的时间称为转换时间。大多数情况下，转换 速度是转换时间的倒数。

  ADC 的转换速度主要根据转换电路的类型，并联比较型 ADC 的转换速度最高（转换时间可小于 50 ns），逐次逼近型 ADC 次之（转 换时间在 10～100s 之间），双积分型 ADC 转换速度最低（转换时 间在几十毫秒至数百毫秒之间）。

  不论是传统型ADC还是表发展起来的ADC都有各自的优缺点和适应场合。在选用ADC时，不仅要考虑应用的精度、速度等主要指标，还应该要考虑输入信号的形式（单端或差动输入）、输入信号范围、输入通道类型和数量、工作电源、内部基准、激励源等多种具体功能上的差异，这些在选型上都是认真考虑的。现代ADC制造商为用户应用考虑的慢慢的变多，用户在方案设计时一定要在器件选型上下一些功夫，针对实际应用的具体实际的要求尽量做到选型合理，这样往往可以简化设计、减少相关成本、提高性价比。